logo
首页 首页 教育论文中心 教育论文中心 广告服务 广告服务 论文搜索 论文搜索 论文发表 论文发表 汇款确认 汇款确认 会员专区 会员专区 在线购卡 在线购卡 服务帮助 服务帮助 联系我们 联系我们 网站地图 网站地图 快速搜索 会员专区 硕士论文 会员专区 博士论文
当前位置:教育论文中心首页--硕士论文--YHFT-X芯片内核的层次化物理设计
博硕论文分类列表
工业技术 交通运输 农业科学
生物科学 航空航天 历史地理
医学卫生 语言文字 环境科学
综合图书 政治法律 社会科学
马列主义、毛泽东思想 艺术
数理科学和化学 文学
天文学、地理科学 军事
文化科学、教育体育 经济
自然科学总论 哲学
查看更多分类
论文搜索
 
相关论文
三维芯片中TSV短路和开路测试电
基于SOI工艺的CMOS集成电路
复杂DSP芯片γ射线瞬时辐照效应
多端角下时钟偏差一致性的分析与优
多核共享EDMA设计
基于时钟网络的低功耗物理设计方法
抗辐照低抖动锁相环设计
卫星测控网安全风险评估方法研究
SAR图像海面溢油检测技术研究
基于FPGA的雷达信号处理设计与
基于DSP+FPGA的雷达信号处
一种多模式Turbo译码器IP核
基于动态帧聚合机制的WLAN传输
宽频率范围低抖动锁相环设计
小数分频锁相环设计及其杂散与噪声
弹载雷达系统快速建模仿真及杂波抑
基于时间交替的数据采集系统设计与
扩谱通信中的自适应窄带干扰抑制算
数字延迟锁相环锁定算法研究
无线局域网MAC优化技术研究
新农村视角下株洲乡镇公园规划设计
科目列表
市场营销 管理理论 人力资源
电子商务 社会实践 先进教育
伦理道德 艺术理论 环境保护
农村研究 交通相关 烟草论文
电子电气 财务分析 融资决策
电影艺术 国学论文 材料工程
语文论文 数学论文 英语论文
政治论文 物理论文 化学论文
生物论文 美术论文 历史论文
地理论文 信息技术 班主任
音乐论文 体育论文 劳技论文
自然论文 德育管理 农村教育
素质教育 三个代表 旅游管理
国际贸易 哲学论文 工商管理
证券金融 社会学 审计论文
会计论文 建筑论文 电力论文
水利论文 园林景观 农林学
中医学 西医学 心理学
公安论文 法学法律 思想汇报
法律文书 总结报告 演讲稿
物业管理 经济学 论文指导
计算机 护理论文 社会调查
军事论文 化工论文 财政税收
保险论文 物流论文 语言教育
教育教学 给水排水 暖通论文
结构论文 综合类别 硕士论文
博士论文    
 
 
YHFT-X芯片内核的层次化物理设计
 
     论文目录
 
【摘要】:随着集成电路的不断发展,芯片的规模不断扩大,使得芯片设计的时序收敛越来越困难,时序收敛的迭代周期也越来越长,集成电路的物理实现面临严峻的挑战。本文以YHFT-X芯片内核的后端实现为例,通过层次化的物理设计来并行解决关键部件的时序收敛问题,以简化设计难度,缩短设计周期。YHFT-X芯片是一款高性能DSP芯片,要在40nm工艺下完成设计,并在wrost case条件下达到1GHz的工作频率,整个设计尚处于评估阶段。在设计评估过程中,对芯片的内核(CorePac)部分进行了层次划分,将时序关键的CPU数据通路中的几大运算部件和面积较大容易造成绕线的二级cache数据存储部分进行层次化设计,并达到时序收敛,然后迭代到顶层进行层次化物理设计以达到1GHz的设计要求。文章基于这样的设计过程,对数据通路中的逻辑运算部件和二级cache的数据存储部分以及顶层的优化和物理设计进行了介绍,主要完成了以下工作:1)逻辑运算部件基于微体系结构优化的设计和固化。逻辑运算部件在整个设计中时序相对关键,尤其是完全是单拍指令的定点逻辑运算部分。为了解决定点部分的时序问题,采用微体系结构的优化方式,比常规的综合方法时序提高了16.4%,面积减小了15.5%,并在物理设计阶段依照上层模块的需要进行了合理的布局规划,使逻辑运算部件达到时序收敛,然后通过等价性验证和物理验证等工作之后,提取时序库(.lib)和工艺库(.lef)文件供顶层调用。2)基于手工定制的二级cache数据存储物理设计。对于面积占据整个内核超过50%的二级cache数据存储部分,为了避免物理设计中的绕线情况并达到更好的时序,对读写控制电路进行了基于设计拓扑结构的手工电路设计,并在物理设计阶段采用了分块的方式,对子模块采用手工的单元位置摆放,来达到时序的合理分配利用,完成子模块设计后通过资源复制的方式完成顶层拼接,并在顶层设计中合理规划布线通道,通过track预留来改善走线的长度,在时钟树设计过程中通过手动规划时钟主干部分,将时钟树延迟减小了9.4%,时钟偏差减小了22.9%,并使最终的物理设计结果比完全自动物理设计的时序提高了75ps。3)内核部分的层次化物理设计。在内核部分的层次化物理设计中,根据数据流通的关系,以及宏模块的合理放置,对个子模块的摆放进行了合理的布局规划;在电源地规划过程中,通过插入去耦单元并合理控制标准单元局部密度,将整个内核的IR-Drop控制在5%以内;时钟网络实现时,通过采用双倍线宽双倍间距的时钟线来减小时钟偏差和时钟树延迟;在全局互联阶段,改善了串扰对芯片的影响;在最后阶段通过采用低阈值单元来优化有违反的路径,使内核设计的时序达到了1GHz的要求,验证了方案的可行性。
【关键词】:层次化物理设计 微体系结构 手工定制 IR-Drop 时钟网络 串扰 时序收敛
【学位级别】:硕士
【学位授予年份】:2014
【分类号】:TN402
 
论文编号BS2272608,这篇论文共30
会员购买按0.35元/页下载,共需支付10.5元。        直接购买按0.5元/页下载,共需要支付15元 。
  • 我还不是会员,我要注册会员
  • 会员下载论文更优惠!充值还送钱!
  • 我只需要这一篇论文,无需注册!
  • 直接网上支付,方便快捷!
  •  您可能感兴趣的论文
    版权申明:本目录由www.jylw.com网站制作,本站并未收录原文,如果您是作者,需要删除本篇论文目录请通过QQ或其它联系方式告知我们,我们承诺24小时内删除。
     
     
    | 会员专区 | 在线购卡 | 广告服务 | 网站地图 |
    版权所有 教育论文中心 Copyright(C) All Rights Reserved
    联系方式: QQ:277865656 或写信给我